


**DL 040 D** 2 NAND-Treiber mit je 4 Eingängen  
Logische Funktion  $Y = \overline{ABC}$

Bauform 5




Informationsdaten

H-Ausgangsstrom	— $I_{OH}$ 1,2 mA
L-Ausgangsstrom	$I_{OL}$ 24 mA
Signalverzögerungszeit	$t_{PLH}$ 24 ns
	$t_{PHL}$ 24 ns


**DL 051 D** 2 AND-NOR-Gatter mit  $2 \times 3$  bzw.  
 $2 \times 2$  Eingängen

Bauform 5



**DL 074 D** 2 positiv flanken-getriggerte D-Flip-Flop  
Logische Funktion  $Q(t_n + 1) = D(t_n)$

Bauform 5



Informationsdaten

Eingangsstrom R, S	$I_H$	40 $\mu$ A
	$I_L$	800 $\mu$ A
Taktfrequenz	$f_{max}$	25 MHz
	Signalverzögerungszeit	$t_{PLH}$ 25 ns
		$t_{PHL}$ 40 ns
Voreinstellzeit	$t_{vH}$	25 ns
		$t_{vL}$ 20 ns
Haltezeit	$t_h$	5 ns
Impulsdauer	$t_w$	25 ns

**DL 086 D** 4 Exklusiv-OR-Gatter mit je 2 Eingängen

Bauform 5

